10나노 6세대 D램 개발 완료
설계 난제 '중앙 배선층' 해결
발열 개선하고 수율 끌어올려
HBM4 샘플도 하반기에 제공
하이닉스 독주 제동걸지 관심
삼성전자가 차세대 메모리 경쟁의 승부수를 띄웠다. 삼성전자는 6세대(1c) D램 개발을 마무리하며 고대역폭메모리(HBM)4 대응 기반을 확보했다. 칩 내부에서 전력과 신호가 오가는 핵심 통로 역할을 하는 '중앙 배선층' 구조를 손봐 발열과 성능 문제를 동시에 개선했다. 그동안 중앙 배선층 구조 개선은 난제로 꼽혀왔다. 이로써 삼성이 메모리 기술 주도권을 되찾기 위한 분기점에 들어섰다는 평가다.
1일 반도체업계에 따르면 삼성전자 메모리사업부는 최근 10나노급 1c 공정을 적용한 D램의 내부 양산 승인(PRA)을 획득했다. PRA는 양산 전환에 필요한 기술적 기준을 충족했을 때 부여되는 절차다. 향후 수율 안정화와 고객의 품질 기준, 신뢰성 시험을 통과해야 한다.
D1c는 삼성전자의 최신 D램 공정이다. 10나노급 미세공정 기반으로, 1x·1y·1z·1a·1b를 잇는 여섯 번째 세대다. 세대가 높아질수록 회로 선폭은 더 촘촘해지고 메모리 용량·성능은 함께 향상되는 구조다.
이번 공정은 극자외선(EUV) 노광 장비를 복수 층에 적용한 초미세 설계가 특징이다. 절연 구조와 재료를 전면 교체해 셀 간섭과 누설 전류를 줄였고, 발열 제어 능력과 수율 안정성을 동시에 확보한 것이 특징이다.
특히 삼성은 이번 개발 과정에서 설계 병목으로 작용해온 중앙 배선층 구조까지 손봤다. 중앙 배선층은 D램 내부에서 전력과 제어 신호를 기억 셀로 분배하는 핵심 경로다. 공정이 미세해질수록 배선 밀도가 높아져 발열과 신호 간섭 문제가 심해지지만, 이번에 배선 면적을 줄이면서도 전력 전달 효율과 열 안정성을 높이는 데 성공했다.
삼성전자는 지난해 하반기부터 외부 반도체 설계 전문가들을 적극 영입해 중앙 배선층을 새로 설계한 것으로 알려졌다. 그 결과 생산 수율이 60% 이상으로 개선됐다. 고객사 공급 기준을 충족할 만큼의 수율을 확보했다는 점에서 향후 차세대 HBM 제품 생산에 바로 적용할 수 있는 기반 기술로 평가된다. 삼성전자는 이번 성과를 바탕으로 HBM4 경쟁에서 반전을 꾀할 계획이다. 삼성전자는 올 하반기 1c 공정을 기반으로 한 HBM4 샘플을 고객사에 제공하고, 퀄테스트(품질 검증)를 추진할 계획이다. 특히 SK하이닉스가 HBM3E 12단을 앞세워 점유율을 확대하는 가운데 삼성전자는 기술 역전을 위해 HBM4 상용화에 속도를 낼 것으로 관측된다.
현재 HBM 시장은 SK하이닉스가 주도하고 있다. SK하이닉스는 1b 공정을 기반으로 세계 최초로 HBM3E 12단 양산에 성공했다. 주요 고객사에 HBM4 샘플도 공급했다. 이 제품은 엔비디아의 차세대 그래픽처리장치(GPU)에 탑재될 메모리로, SK하이닉스는 세계 최대 HBM '큰손'인 엔비디아의 핵심 파트너로 올라섰다.
삼성전자도 기존 1a~1b 공정 기반 제품으로 고객 테스트를 진행해왔다. 이번 1c 공정 도입과 구조 개선을 통해 수율과 신뢰성 측면에서 반전을 노리고 있다. 삼성전자는 1c 공정을 HBM4뿐 아니라 고성능 서버용 D램, DDR5 등 프리미엄 메모리 제품군으로 확대 적용할 계획이다.
HBM4의 조기 상용화 여부가 AI 반도체 시장 판도에 직접적인 영향을 미치는 만큼 수율 관리와 고객 인증 전략이 향후 글로벌 반도체업계의 성패를 좌우할 것으로 관측된다.
